


## CC2Net-Ram-Interface Ports (Art.#1026)

Betriebsspannung: +5V



Das CC2Net-RAM-Interface benötigt mind. 4 I/O-Ports und den I<sup>2</sup>C-Bus. Um die max. mögliche Geschwindigkeit zu erhöhen können bis zu 6 I/O-Ports benutzt werden. Standardmäßig befinden sich die die Jumper DS/DS2 und DS(2)/DS3 zwischen den Pins 2 und 3. Sollen 5 I/O-Ports benutzt werden wird “Jumper DS/DS2” auf die Position 1-2 gesetzt. Für 6 I/O-Port wird zusätzlich “Jumper DS(2)/DS3” auf 1-2 gesetzt.

Belegung des 10pol. Wannensteckers:

Pin	Signal	Pin	Signal
1	GND	2	+5V
3	DS	4	SHCLK
5	STCLK	6	DS2
7	DS3	8	WE
9	SDA	10	SCL

Anschluß an C-Control II:


DS	P1L.4
SHCLK	P1L.5
STCLK	P1L.6
WE	P1L.3
DS2(optional)	P1L.7
DS3(optional)	P1L.0

Anschluß an C-Control I:

DS	Port 9 (Port C.0)
SHCLK	Port 10 (Port C.1)
STCLK	Port 11 (Port C.2)
WE	Port 16 (Port C.7)
DS2(optional)	
DS3(optional)	

Die Portzuweisungen und die Adresse des PCF8574 sind bei der C-Control II im Modul “ram.c2” änderbar. Bei der C-Control I sind die Portbelegungen nicht änderbar. Die Adresse des PCF8574 muß

auf 1.1.1 (78) stehen:(Jumper 1 bis 3 in Richtung PCF8574)



Sowohl bei der C-Control I als auch bei der C-Control II ist eine Mischbelegung der Ports mit dem ext. LCD ohne weiteres möglich und auch so vorgesehen. Für das CC2Net-RAM-Interface-Ports wird nur ein eigener Port(für WE) benötigt. Bei der C-Control II muß, wenn aus unterschiedlichen Threads auf das ext. LCD und dem RAM-Interface zugegriffen wird, bei der Mischbelegung darauf geachtet werden, daß die jeweiligen Funktionen bzw. Routinen gecaptured werden.

Belegung des 2x17pol. Anschlußsteckers:

Pin	Signal	Pin	Signal
1	D 1	2	D 6
3	GND	4	GND
5	D 5	6	D 2
7	D 3	8	D 4
9	D 7	10	D 0
11	A 1	12	A 0
13	A 2	14	A 10
15	A 3	16	A 4
17	A 11	18	A 5
19	A 9	20	A 6
21	A 8	22	A 7
23	A 13	24	A 12
25	A 14	26	A 16
27	Write Enable	28	CS1 / A 17
29	A 15	30	CS3
31	CS2	32	CS4
33	+5V	34	+5V

Das CC2Net-RAM-Device kann während des Betriebs vom Interface abgesteckt werden. Es kann auch das Interface incl. CC2Net-RAM-Device von der C-Control getrennt werden. Es sollte aber unbedingt darauf geachtet werden, daß keine Schreib- oder Lesezugriffe während des Absteckens erfolgen und alle RAM-Bausteine sich im Deselected-Mode befinden, um mögliche Datenverluste einzelner Bytes zu vermeiden !!  
(C-Control II: Funktion "deselect()" im Modul ram.c2)

Ansteuerung des CC2Net-RAM-Interface-Ports:

C-Control II:

Das Modul "ram.c2" stellt alle nötigen Funktion zum Betrieb des CC2Net-RAM-Interfaces zur Verfügung. Es ist als Download auf <http://cctools.hs-control.de> und auf [CC2Net.de](http://CC2Net.de) erhältlich.


C-Control I:

Die Routinen zur C-Control I sind in Arbeit und werden in Kürze auf <http://cctools.hs-control.de> bereitgestellt.


Das neue OS des CC1-OS-Projects(siehe [ccintern.dharlos.de](http://ccintern.dharlos.de)) wird das Interface mit Firmwareroutinen unterstützen. Beispiele wird es beim Erscheinen des neuen CC1-OS veröffentlicht.

Allg. Beschreibung der Ansteuerung (für z.B. andere Mikrocontroller):

Schreiben eines Bytes:



Lesen eines Bytes:



Adressierendes RAMs:

Mit 4 I/Os:

Bit 20	Bit 19	Bit 18	Bit 17	Bit 16	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	...
CS4	CS3	CS2	CS1	A16	A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	...

...	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
...	A5	A4	A3	A2	A1	A0

Mit 5 I/Os:

						Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DS:	X	X	X	X	X	A7	A6	A5	A4	A3	A2	A1	A0
	Bit 20	Bit 19	Bit 18	Bit 17	Bit 16	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8
DS2:	CS4	CS3	CS2	CS1	A16	A15	A14	A13	A12	A11	A10	A9	A8

Mit 6 I/Os:

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DS:	A7	A6	A5	A4	A3	A2	A1	A0
	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8
DS2:	A15	A14	A13	A12	A11	A10	A9	A8
				Bit 20	Bit 19	Bit 18	Bit 17	Bit 16
DS3:	X	X	X	CS4	CS3	CS2	CS1	A16

Die Daten werden seriell über DS(bzw. DS bis DS3) geschoben. Nach setzen der Daten an den DS Port(s) muß SHCLK gepulst werden (high-Pegel). Nach dem senden des ganzen Datenrahmens muß STCLK gepulst werden (high-Pegel).

Die RAM-Bausteine werden selektiert, wenn das entsprechende CS-Bit auf Low gesetzt wird !


Deselektieren des RAMs:

Zum deselektieren muß das RAM lediglich Adressiert werden. Alle 21 Bits müssen dabei einen high-Pegel besitzen und die WE-Leitung muß auf high stehen.

## Bauteileliste:

- 1x Kondensator 100nF
- 1x Elko 100µF
- 2x Widerstand 330 Ohm 1/4W
- 3x 74HC595 Schieberegister (DIL16)
- 1x PCF8574(A)P
- 1x Buchsenleiste 2x17pol (abgewinkelt oder gerade)
- 1x Wannenstecker WSL10 10pol.
- 1x Stiftleiste 2x3pol
- 3x Stiftleiste 1x3pol.
- 5x Jumper

## Bestückungsplan:



Wahlweise kann eine gerade oder abgewinkelte 2x17 pol. Stiftleiste bestückt werden. Bei der Bestückung mit einer **geraden** Stiftleiste zur Sandwichmontage, muß diese auf der **Lötseite bestückt** und auf der **Bestückungsseite verlötet** werden !!